국가R&D로 수행 중인(또는 수행된) 연구과제 정보입니다. ■ 과제 개요 · 과제명: 최첨단 반도체 공정용 초고속·저비용 전기식 가변 커패시터 임피던스 정합 시스템 개발 · 예산사업명: 이공학학술연구기반구축 · 기준년도: 2026년 · 총 연구기간: 2025-09-01 ~ 2028-08-31 · 당해연도 연구기간: 2026-03-01 ~ 2027-02-28 · 수집 분야: 교육 ■ 수행 주체 · 과제수행기관: 전북대학교 · 연구책임자: 임천용 · 부처명: 교육부 ■ 연구비 (당해년도) · 정부투자연구비: 180,000,000원 ■ 한글키워드 · 전기식 가변 커패시터, 최첨단 반도체 제조 공정, 임피던스 매칭 회로, 빠른 정합 속도, 낮은 비용 ■ 영문키워드 · Electrical Variable Capacitor, State-of-the-art Semiconductor Fabrication, Impedance Matching Circuit, Fast Matching Speed, Low Cost ■ 연구내용 가. 1차년도 연구개발과제 세부 내용(1) 초고속·저비용 EVC 임피던스 정합 회로 개발: 선행 EVC 임피던스 정합 회로 토폴로지 분석: 초고속·저비용 EVC 임피던스 정합 회로 시뮬레이션 모델 구현 및 검증: 시뮬레이션 결과 기반 EVC 임피던스 정합 회로 제작 및 실험 … ■ 원문 확인 · 과제고유번호: 2340052331 · NTIS 과제상세페이지: https://www.ntis.go.kr/project/pjtInfo.do?pjtId=2340052331 (NTIS 로그인 후 조회할 수 있습니다) ※ 출처: 국가과학기술지식정보서비스(NTIS) — 공공저작물 제1유형(출처표시) 위에 없는 상세 정보는 NTIS 과제상세페이지에서 확인해 주세요.